Вопрос по принципиальной схеме стабилизатора.

Answer 1

Там действительно получается так, что при КЗ выхода, напряжение на выходе стремится к 0 условно, а заодно и потенциал на базе VT3. Потенциал на эмиттере VT3 также будет снижен, а значит и на базе VT1, что приведёт к закрытию последнего, поэтому ток будет минимален. R2 и VD1 - ветвь стабилизации, допустим стоит там стабилитрон на 6 В. R3 - нагрузка для эмиттера транзистора VT2. Вся конструкция R2, VD1, VT2, R3 - была бы токовым зеркалом, если бы в цепи коллектора VT2 была нагрузка, а так - это просто эмиттерный повторитель (схема с ОК получатся) . Потенциал на базе VT2 = 6 В, значит на эмиттере 6 - 1 = 5 В, а на базе VT3 тогда будет снова 5 + 1 = 6 В, это если считать, что падение напряжения при прямом смещении б-э перехода 1 В. За счёт делителя R4, R5 можно получать нужное напряжение на выходе. Просто считай делитель. Известен к примеру потенциал в середине, мы знаем, что это 5, 6 В (скриншот) , допустим R5 = 2 КОм, хотим получить на выходе 10 В, напряжение питания к примеру 20 В, тогда после расчёта, получим, что R4 = 1, 57 КОм. Такой схемой можно попробовать запитать контроллер какой-нибудь или драйверЕсли не прав, то поправьте. Мощную нагрузку не запитаешь, т. к. напряжение будь здоров проседать будет